【沃資訊】2月4日消息，近年來，芯片產(chǎn)業(yè)所依賴的摩爾定律似乎正逐漸失效。根據(jù)該定律，每兩年集成電路上的晶體管數(shù)量應(yīng)翻一番，同時(shí)成本減半。然而，MonolithIC 3D公司的首席執(zhí)行官Zvi Or-Bach早在2014年就指出，在28納米制程之后，晶體管的單位成本已停止下降。最近，谷歌的Milind Shah也通過研究證實(shí)了這一點(diǎn)，他發(fā)現(xiàn)自2012年臺(tái)積電量產(chǎn)28納米平面工藝以來，1億門晶體管的單位成本實(shí)際上出現(xiàn)了上升。

谷歌的研究結(jié)果進(jìn)一步揭示，“在28納米制程時(shí)，晶體管成本下降的趨勢停滯不前，且代際間的成本變化保持平穩(wěn)。”這意味著，隨著技術(shù)的進(jìn)步，芯片制造過程中的成本節(jié)約效果已不再顯著。

據(jù)沃資訊了解，業(yè)界對于新制程節(jié)點(diǎn)晶體管單位成本的遞減收益擔(dān)憂已久。最新的7nm、5nm和3nm等芯片制造工藝，不僅需要更加復(fù)雜且昂貴的制造設(shè)備，其投資成本也高達(dá)數(shù)億美元。例如，一臺(tái)ASML Twinscan NXE光刻機(jī)的價(jià)格就高達(dá)2億美元。這使得尖端晶圓廠的建設(shè)成本飆升至200億至300億美元，進(jìn)而推高了芯片的生產(chǎn)成本。

Milind Shah在IEDM行業(yè)展會(huì)上展示的數(shù)據(jù)圖表顯示，以28納米為基準(zhǔn)的1億門晶體管成本實(shí)際上已經(jīng)持平，甚至有所上升。這種成本停滯的現(xiàn)象導(dǎo)致部分芯片設(shè)計(jì)公司在考慮采用最新制程時(shí)持謹(jǐn)慎態(tài)度。相反，將芯片分解為多個(gè)小芯片(chiplet)并進(jìn)行集成的策略正變得越來越受歡迎。例如，AMD的Ryzen桌面CPU和英特爾的Meteor Lake筆記本CPU都采用了這種多芯片集成的設(shè)計(jì)方式。

盡管多芯片設(shè)計(jì)在成本和靈活性方面具有優(yōu)勢，但它也面臨著一些挑戰(zhàn)。與單芯片設(shè)計(jì)相比，多芯片設(shè)計(jì)通常會(huì)導(dǎo)致更高的能耗，這對于移動(dòng)設(shè)備來說是一個(gè)不利因素。其次，多芯片集成是一項(xiàng)技術(shù)難度較高的工程任務(wù)，雖然有一些公司提供集成服務(wù)，但費(fèi)用相對較高。先進(jìn)的封裝技術(shù)本身也價(jià)格不菲，而且獲取封裝產(chǎn)能的難度與獲取先進(jìn)制程的難度不相上下。

盡管如此，對于那些無法有效分解或分解難度較大的芯片設(shè)計(jì)來說，新制程技術(shù)仍然具有重要意義。盡管它們可能無法再降低晶體管的成本，但在提升芯片性能和集成度方面仍然具有不可替代的作用。