在最新的技術(shù)前沿探索中，三星電子的代表Song Jai-hyuk于IEEE ISSCC 2025全體會議上，對HBM內(nèi)存的未來發(fā)展趨勢進行了深入剖析。他提出了兩項創(chuàng)新思路：一是通過定制版本減少I/O面積占用，二是在基礎芯片中直接整合加速器單元。

關(guān)于定制HBM內(nèi)存，Song指出，現(xiàn)有的HBM內(nèi)存架構(gòu)在xPU處理器與HBM基礎裸片之間，依賴數(shù)以千計的PHY I/O進行連接。而定制版本則采用更為高效的D2D（裸片對裸片）互聯(lián)技術(shù)。這一改進不僅縮短了芯片間的距離，還大幅減少了I/O數(shù)量，從而實現(xiàn)了更高的能效。D2D互聯(lián)在面積占用上的優(yōu)勢，為xPU和Base Die提供了更多空間來集成先進的芯片IP。

值得注意的是，在定制HBM架構(gòu)中，LPDDR控制器/PHY和HBM控制器從xPU芯片中移出，被整合到了HBM Base Die中。這一變動進一步簡化了系統(tǒng)結(jié)構(gòu)，提升了整體性能。

除了定制HBM內(nèi)存外，Song還展望了3D集成HBM內(nèi)存的未來。目前，HBM內(nèi)存與處理器主要采用2.5D封裝技術(shù)，但這一技術(shù)導致了大量功耗浪費在數(shù)據(jù)搬運過程中。為了克服這一局限，未來的HBM內(nèi)存有望采用3D集成形式。

在3D集成HBM內(nèi)存中，加速器單元將被直接內(nèi)置于基礎芯片中，并通過TSV（硅通孔）技術(shù)與DRAM芯片實現(xiàn)直連。這一設計徹底摒棄了復雜的中介層，極大地提高了數(shù)據(jù)傳輸?shù)哪苄А＿@一創(chuàng)新不僅有望解決當前HBM內(nèi)存面臨的功耗問題，還將為未來的高性能計算領(lǐng)域開辟新的道路。